◆教育・訓練TOPへ◆

デバイス技術
1. 集積回路デバイス
2. 半導体プロセス
3. 回路シミュレーション
4. 半導体回路設計技術
とシミュレーション
検証技術
5. CMOSアナログ
設計技術
6. 低電圧CMOS
オぺアンプ
7. CMOSアナログ
信号処理
8. 高周波アナログ
回路設計
9. 高周波アナログ・
デバイス技術
10. アナログCMOS
集積回路設計
11. 最先端デバイス
とその応用
12. LSI低消費電力
設計技術
 
VLSI設計技術
13. VLSI設計の基本
14. デジタル信号処理
15. デジタル変復調
とアクセス技術
16. デジタル情報
家電用システムLSI
17. メディア処理システムの
SoC設計
18. 高品位通信
システム技術
19. LSIレイアウト設計
20. VLSIの方式設計
21. ハードウェア/
ソフトウェア・コデザイン
22. 論理回路の設計
と形式的検証
23. VLSIのテスト

◆お申込書のダウンロードはこちら
Word形式(41.0KB)
PDF形式(16.4KB)
※Acrobat Readerのダウンロードはこちら
■「LSIレイアウト設計」
 LSIの微細化、高集積化に伴い、LSIレイアウト設計において、タイミングや信号完全性(signal integrity)保証設計、低消費電力設計が重要となっています。本講座では、まず、モジュールのレイアウトパターン設計、セルベース方式LSIにおける配置配線設計、レイアウト設計後の検証技術、design for manufacturability技術について基礎的事項を講義します。その後、最近のトピックスとして、配線遅延評価のための配線モデリング技術、signal integrity設計と低消費電力設計、タイミングクロージャ技術について適用事例も含めて解説します。
 

<<講師>>

 

寺井 正幸 氏 (教授)
  大阪学院大学
金本 俊幾 氏
  潟泣lサステクノロジ 
高田 英裕 氏
  潟泣lサステクノロジ 
定兼 利行 氏
  潟泣lサステクノロジ 
1枚目
レイアウト設計技術
寺井 正幸
(4時間54分)
第1章 モジュールのレイアウト
第2章 チップのレイアウト
第3章 フィジカルのレイアウト
第4章 DFM技術
第5章 まとめと今後の課題

2枚目

配線遅延評価のための
配線モデリング技術
金本 俊幾
(1時間13分)

信号完全性設計(Signal Integrity)と低消費電力設計
高田 英裕
(1時間16分)

タイミングクロージャ技術
定兼  利行
(1時間19分)
配線遅延評価のための配線モデリング技術(金本 俊幾)
1.システムLSIにおける”配線”の存在
2.物理設計における配線モデル
3.構造の微細化に伴う形状モデリング
4.回路の高速化に伴う素子モデリング
5.まとめ、今後の動向

信号完全性設計(Signal Integrity)と低消費電力設計
(高田 英裕)
LSIデバイス技術の進歩による問題と解決策
高速マイコンの物理設計技術

タイミングクロージャ技術(定兼 利行)
ASICのタイミング配慮配置配線設計
微細化とタイミングクロージャの問題
トピックスと今後の技術動向

このページのトップに戻る