◆教育・訓練TOPへ◆

デバイス技術
1. 集積回路デバイス
2. 半導体プロセス
3. 回路シミュレーション
4. 半導体回路設計技術
とシミュレーション
検証技術
5. CMOSアナログ
設計技術
6. 低電圧CMOS
オぺアンプ
7. CMOSアナログ
信号処理
8. 高周波アナログ
回路設計
9. 高周波アナログ・
デバイス技術
10. アナログCMOS
集積回路設計
11. 最先端デバイス
とその応用
12. LSI低消費電力
設計技術
 
VLSI設計技術
13. VLSI設計の基本
14. デジタル信号処理
15. デジタル変復調
とアクセス技術
16. デジタル情報
家電用システムLSI
17. メディア処理システムの
SoC設計
18. 高品位通信
システム技術
19. LSIレイアウト設計
20. VLSIの方式設計
21. ハードウェア/
ソフトウェア・コデザイン
22. 論理回路の設計
と形式的検証
23. VLSIのテスト

◆お申込書のダウンロードはこちら
Word形式(41.0KB)
PDF形式(16.4KB)
※Acrobat Readerのダウンロードはこちら
「LSI低消費電力設計技術」
 ユビキタス時代の電子機器の心臓部に位置づけられるシステムLSIには、高性能化、高機能化とともに、低消費電力化が強く要請されます。高度なディジタル信号処理回路を内蔵するために、集積規模がますます増大し、低消費電力化には技術の粋を駆使することが必要です。本講座では、集積回路の電力消費の原理、基本の解説から起こし、消費電力低減の技術を総合的に解き明かしています。
 

<<講師>>

 

 牧野 博之 氏
   株式会社ルネサステクノロジ

1.低消費電力化の背景

・電池駆動のモバイル機器の発展
・低消費電力化の必要性
・電池の動向
・消費電力とパッケージおよび冷却方法

2.LSIにおける消費電力とは

1)消費電力のメカニズム

  ・CMOSインバータの消費電力の計算
  ・スケーリング則による回路性能
  ・低電圧化の要因
  ・PD積
  ・ED積

2)低消費電力化の指針

  ・動作率の低減
  ・動作周波数の低減
  ・寄生容量も低減
  ・電源電圧の低減
  ・低しきい値化によるOFFリ−ク電流の増大
  ・ダイナミックな消費電力と
  スタティックな消費電力

3.各種の低消費電力化手法

1)アルゴリズム・アーキテクチャレベル

(1) 並列化、パイプライン化による低消費電力化
(2) ゲーテッドクロック技術
(3) グリッジの低減
(4) 2進化表現の最適化による信号遷移確率の低減
(5) 非同期アーキテクチャによる低電流

2)回路レベルの低電力化技術

(1) パストランジスタロジック
  ・パストランジスタによる様々なロジックの実現
  ・パストランジスタによる低消費電力化
  ・3つの規則・規則による変形
  ・トランジスタへの置き換え
  ・相補出力回路の構成
  ・パストランジスタロジックのまとめ

(2) 低電圧
  ・低しきい値回路技術
  ・考え方−1MT−CMOS技術
  ・ラッチ回路の工夫によるデータの保持

(3) クロックの低消費電力化
  ・考え方
  -1クロックの負荷容量の低減
  -2クロック信号振幅の低減

(4) I/Oおよびバスの低消費電力化
  ・種々の低電圧I/Oおよび規格
  ・バスの小振幅化による低消費電力化
  ・変調技術の利用による低消費電力化
  ・遮断充電ほうしきによる低消費電力化

(5) デバイス・プロセスレベル
  ・SOIデバイス
  ・DT-MOS技術
  ・強誘電体デバイス
  ・SETデバイス技術
  ・配線技術

4.まとめと将来展望

・低消費電力化手法
・必要とされるCAD技術
・低消費電力設計の基本留意点
・将来展望
・様々な限界要因
・今後の流れ(予測)
・注目すべき技術

 

このページのトップに戻る