|
1)アルゴリズム・アーキテクチャレベル
(1)
並列化、パイプライン化による低消費電力化
(2) ゲーテッドクロック技術
(3) グリッジの低減
(4)
2進化表現の最適化による信号遷移確率の低減
(5) 非同期アーキテクチャによる低電流
2)回路レベルの低電力化技術
(1) パストランジスタロジック
・パストランジスタによる様々なロジックの実現
・パストランジスタによる低消費電力化
・3つの規則・規則による変形
・トランジスタへの置き換え
・相補出力回路の構成
・パストランジスタロジックのまとめ
(2) 低電圧
・低しきい値回路技術
・考え方−1MT−CMOS技術
・ラッチ回路の工夫によるデータの保持
(3) クロックの低消費電力化
・考え方
-1クロックの負荷容量の低減
-2クロック信号振幅の低減
(4) I/Oおよびバスの低消費電力化
・種々の低電圧I/Oおよび規格
・バスの小振幅化による低消費電力化
・変調技術の利用による低消費電力化
・遮断充電ほうしきによる低消費電力化
(5) デバイス・プロセスレベル
・SOIデバイス
・DT-MOS技術
・強誘電体デバイス
・SETデバイス技術
・配線技術 |