◆教育・訓練TOPへ◆

デバイス技術
1. 集積回路デバイス
2. 半導体プロセス
3. 回路シミュレーション
4. 半導体回路設計技術
とシミュレーション
検証技術
5. CMOSアナログ
設計技術
6. 低電圧CMOS
オぺアンプ
7. CMOSアナログ
信号処理
8. 高周波アナログ
回路設計
9. 高周波アナログ・
デバイス技術
10. アナログCMOS
集積回路設計
11. 最先端デバイス
とその応用
12. LSI低消費電力
設計技術
 
VLSI設計技術
13. VLSI設計の基本
14. デジタル信号処理
15. デジタル変復調
とアクセス技術
16. デジタル情報
家電用システムLSI
17. メディア処理システムの
SoC設計
18. 高品位通信
システム技術
19. LSIレイアウト設計
20. VLSIの方式設計
21. ハードウェア/
ソフトウェア・コデザイン
22. 論理回路の設計
と形式的検証
23. VLSIのテスト

◆お申込書のダウンロードはこちら
Word形式(41.0KB)
PDF形式(16.4KB)
※Acrobat Readerのダウンロードはこちら
■「アナログCMOS集積回路設計」
 始めに、アナログCMOS要素回路(カレントソース/シンク、カレントミラー、ソース接地回路)などの動作原理や回路特性を説明し、次にそれらを組み合わせて構成するCMOSオペアンプとその設計手順を解説します。また、実際のものづくりにおいては、製造ばらつきなどの考慮が重要です。最後に、ばらつきの要因やモデル化、特性ばらつきの評価技術について紹介します。 
 

<<講師>>

 

小野寺 秀俊 (教授)
  
京都大学大学院

 1枚目

(約2時間32分)

第1章 CMOS回路素子
 1.1 MOSFET
  ・素子構造 ・電流-電圧特性  ・小信号モデル(低周波)
  ・容量特性 ・小信号等価回路 ・MOSFET中の寄生素子
 1.2 容量
 1.3 抵抗

第2章 アナログ要素回路
  ・カレントソース/シンク ・カレントミラー
  ・ソース接地回路 ・ソースフォロア回路  ・差動ペア回路

2枚目

(約2時間38分) 

第3章 オペアンプ
 3.1 オペアンプの設計
  ・回路特性  ・回路構造  ・特性解析  ・位相補償回路
  ・スルーレイト ・オフセット電圧 ・ノイズ特性 ・設計手順
 3.2 プロセスばらつきの影響

(付録)LSI特性ばらつき評価技術